이지학 (JiHak Lee)
2022.08.05 ver
Computer science & System S/W
😀 안녕하세요😀
🤠Profile
- 1997.10.25 경기도 여주시 출생
- 여주 대신고등학교 졸업 (2013.03 ~ 2016.02)
- 성균관대학교 전자전기공학부 학사 재학중 (2016.03 ~ 2023.03)
🛎️Contact
📄Career
- (주) 트루엔 // AI Cloud camera 및 IP CCTV 회로 검증 및 수리 (2019.03 ~ 2021.03)
- (주) 스카이칩스 // Cadence를 활용한 CMOS 회로 설계 (2021.07 ~ 2021.08)
- 성균관대학교 Computer Architecture & System Software lab (prof.Yunho Oh) 연구 인턴 (2021.09 ~ 2022.08) https://comsys-lab.github.io/
- 성균관대학교 동계 우수학부연구생(URP) 수료: Nvidia Jetson nano B/D에서 실행되는 DNN Multitenancy execution analysis (2021.12 ~ 2022.01)
- 성균관대학교 하계 우수학부연구생(URP) 수료: Measurement the power consumption and processing time using PIM simulator (2022.06 ~ 2022.07)
🏅Prize
- 한이음 전국 ICT 공모전 본상 한국연합회장상 수상 (2020) "소상공인을 위한 스마트창고"
- SM Pair 호모이코노미쿠스 conference(2017) 2박 3일 과정 수료
🌏Activity
- 성균관대학교 국제 문화교류 단체 "한온" 7기 회장 // 세계 문화교류 컴퍼런스 개최(2박 3일) (2016.10 ~ 2017.9)
- 성균관대학교 정보통신대학 학생회 "인터랙트" 지원국원 (2016.12 ~ 2017.11)
- 성균관대학교 제 50대 총학생회 선거운동본부 "성대바람" 전략팀장 (2017.09 ~ 2017.11)
- 성균관대학교 정보통신대학 학생회 "시그널" 기획지원국장 (2017.12 ~ 2018.11)
- 성균관대학교 중앙동아리 영상촌 부원 (2022.07 ~ 2022.12)
🛠️Skills
- Programing language
- C
- C++
- Python
- Verilog
- CUDA
- MIPS
- Tool
- Qtspim : MIPS Project
- [Xilinx] Vivado Design Suit : FPGA Design
- [Cadence] OrCAD PSPICE : Analog circuit Simulation
- [Cadence] Virtuoso Schematic Editor : Analog circuit Design : PLL Design
- [Intel] ModelSim : FPGA Simulation : DNN Systoric array Design
- Simulator
- GPGPU SIM
- ZSim
- Ramulator (DRAM simulator)
- ZSim+Ramulator (PIM simulator)
- MultiPIM (PIM simulator)